

Высокопроизводительная реконфигурируемая вычислительная система PBC-7 на основе ПЛИС VIRTEX-7*

И.И. Левин¹, И.А. Каляев¹, А.И. Дордопуло², Е.А. Семерников²

НИИ многопроцессорных вычислительных систем имени академика А.В. Каляева
Южного федерального университета, г. Таганрог, Россия¹
Южный научный центр Российской академии наук, г. Ростов-на-Дону, Россия²

В статье рассматриваются конструктивные особенности и характеристики реконфигурируемой вычислительной системы PBC-7, построенной на основе программируемых логических интегральных схем (ПЛИС) семейства Xilinx Virtex-7. Отличительной характеристикой PBC-7 являются высокая удельная производительность и энергоэффективность при решении прикладных задач, наличие высокоскоростных интерфейсов, а также близкий к линейному рост производительности при увеличении аппаратного ресурса. В статье приводятся технические характеристики PBC-7 и описывается разрабатываемый комплекс системного программного обеспечения.

1. Введение

Поиск новых решений в области архитектурных принципов построения суперкомпьютеров, используемых для решения прикладных задач в различных областях науки и техники, подтвердил высокую эффективность реконфигурируемых вычислительных систем при решении вычислительно трудоемких задач. В полной мере преимущества от использования реконфигурируемых вычислительных систем (PBC) достигаются при использовании в качестве основного вычислительного элемента аппаратного ресурса программируемых логических интегральных схем (ПЛИС) [1], объединенных в единое вычислительное поле высокоскоростными каналами передачи данных.

Методы разработки и создания таких систем успешно развиваются в НИИ многопроцессорных вычислительных систем Южного федерального университета (г. Таганрог). Концепция построения PBC [2] позволила создать целый ряд высокопроизводительных систем различных архитектур и конфигураций, предназначенных для решения вычислительно трудоемких задач различных предметных областей, успешно эксплуатируемых организациями и ведомствами Российской Федерации. В качестве элементной базы для построения таких PBC использовались ПЛИС Xilinx семейств Virtex-5 (семейство PBC, разработанное по госконтракту №02.524.12.4002 от 20.04.2007) [3] и Virtex-6 большой интеграции, соединенные в единый вычислительный ресурс высокоскоростными каналами передачи данных – LVDS и Rocket GTX [4].

2. Состав аппаратного обеспечения PBC-7

Перспективная реконфигурируемая вычислительная система PBC-7 на основе ПЛИС Virtex-7, разработанная по государственному контракту №14.527.12.0004 от 03.10.2011 и изготавливаемая в настоящее время, содержит вычислительное поле из 576 микросхем ПЛИС Virtex-7 XC7V585T-FFG1761, каждая из которых содержит 58 миллионов эквивалентных вентилей, конструктивно объединенных в один вычислительный шкаф высотой 47U с пиковой производительностью 10^{15} операций с фиксированной запятой в секунду.

Основным структурным компонентом PBC-7, предназначенным для установки в стандартную 19" вычислительную стойку, является вычислительный модуль (ВМ) 24V7-750, компоновка которого представлена на рис. 1, а фотография – на рис. 2. В состав ВМ 24V7-750 входят: четыре платы вычислительного модуля 6V7-180; управляющий модуль УМ-7; подсистема питания; подсистема охлаждения и другие подсистемы.

* Исследования выполнены при финансовой поддержке Министерства образования и науки РФ.





Рис. 1. Компоновка VM 24V7-750



а) со снятой верхней крышкой



б) с установленной верхней крышкой

Рис. 2. Фотография VM 24V7-750

На рис. 3 представлена структурная схема платы вычислительного модуля (ПВМ) 6V7-180, являющейся основой для построения ВМ 24V7-750. Вычислительное поле ПВМ 6V7-180 выполнено на микросхемах XC7V585T-1FFG1761, содержащих около 58 миллионов эквивалентных вентиляей.

В состав ПВМ 6V7-180 входят:

- контроллер ПВМ, выполненный на ПЛИС XC6VLX130T-1FFG1156C производства Xilinx;
- вычислительное поле, состоящее из 6-ти ПЛИС XC7V585T-1FFG1761 семейства Virtex-7 производства фирмы Xilinx. Между собой ПЛИС вычислительного поля соединены последовательно, передача данных осуществляется по 144 дифференциальным линиям LVDS-интерфейса на частоте 800 МГц;
- 12 каналов интерфейса LVDS на частоте 800 МГц по 25 дифференциальных пар каждый (разъёмы типа SS4) для связи с другими вычислительными модулями;
- узлы основной и резервной загрузки ПЛИС по интерфейсам JTAG-1 и JTAG-2;
- подсистема синхронизации (генераторы ECS-2033-250-BN и распределители тактовых импульсов IDT5T9316NLI);
- распределённая память в составе 12-ти микросхем динамической памяти (MT47H128M16HR-25E с организацией 128 М*16 и частотой записи/чтения до 400 МГц). К ПЛИС вычислительного поля, а также к ПЛИС контроллера базового модуля, подключено по две микросхемы памяти DDR2. Объём оперативной памяти на ПВМ 3 Гбайта;
- 2 канала интерфейса LVDS по 20 дифференциальных пар для связи с персональным компьютером и внешней аппаратурой;
- подсистема загрузки ПЛИС;
- подсистема питания, в состав которой входят DC-DC преобразователи напряжения, вырабатывающие напряжения питания: +1 В – питание ядер ПЛИС; +2,5 В – питание узла тактирования; +1,8 В – питание микросхем памяти DDR2, +3,3 В – буферных каскадов ПЛИС.




Рис. 3. Структурная схема ПВМ 6V7-180

Технические характеристики ПВМ 6V7-180 представлены в таблице 1, в таблице 2 приведены технические характеристики ВМ 24V7-750.

Таблица 1. Технические характеристики ПВМ 6V7-180

Технический параметр		Значение
Число ПЛИС XC7V585T-FFG1761 (вычислительная ПЛИС) (58 млн. экв. вент.), шт.		6
Число ПЛИС XC6V130T-FFG1156 (контроллер ПВМ) (13 млн. экв. вент.), шт.		1
Число м/с памяти DDR2 MT47H128M16HR-25E (128 М * 16 = 2048 Мбит), шт.		12
Объем памяти, Гбайт		3
Частота обработки информации ПЛИС, МГц		до 400
Тактовая частота каналов между соседними ПЛИС, МГц (не менее)		800
Производительность вычислений, приведённых операций в секунду		$1,05 \cdot 10^{13}$ оп/с
Интерфейсы	Каналы LVDS для связи с управляющей ЭВМ, дифф. пар	20
	Разъемы SS4, шт.	12
	Каналы LVDS для обмена со смежными ПЛИС, дифф. пар	144
Потребляемая мощность, не более, Вт		300
Габариты ПВМ, мм		140 x 325

Таблица 2. Технические характеристики ВМ 24V7-750

Технический параметр		Значение
Число вычислительных модулей в 19 " стойке		24-36
Производительность вычислительного модуля P ₁₃₂ /P ₁₆₄ (Гфлопс)		2600/820
Производительность при решении задач символьной обработки данных (Топ/с)		42
Производительность при решении задач математической физики, арифметики с плавающей запятой (Тфлопс)		2,2/0,8
Скорость передачи данных с блоками распределенной памяти (Гбит/с)		16,4
Скорость передачи данных между ПЛИС вычислительного поля (Тбит/с)		2,0
Скорость передачи данных с другими вычислительными модулями (Тбит/с)		0,5

Таким образом, производительность PBC-7 при комплектации от 24 до 36 ВМ 24V7-750 составит от 62 до 93,0 Тфлопс при обработке 32-разрядных данных с плавающей запятой и 19,4 – 29,4 ТФлопс при обработке 64-разрядных данных с плавающей запятой.

Применение ПЛИС семейства Virtex-7 в качестве элементной базы для ВМ 24V7-750 позволяет при сохранении стоимости поставки вычислительного модуля увеличить производительность в 1,7 раза по сравнению с аналогичным решением на основе ПЛИС семейства Virtex-6 [5]. Этот факт позволяет рассматривать созданные вычислительные модули нового поколения как наиболее перспективные варианты для построения на основе PBC-7 высокопроизводительных вычислительных комплексов различных архитектур и конфигураций и обеспечивает им существенное конкурентное преимущество по большинству технико-экономических параметров: удельной производительности, энергоэффективности и др.

3. Комплекс программного обеспечения PBC-7

Для создаваемой вычислительной системы PBC-7 сохраняется преемственность принципов программирования: программирование всех рассмотренных вычислительных модулей осуществляется с помощью единого комплекса системного программного обеспечения, поддерживающего структурно-процедурные методы организации вычислений и определяющие не только организацию параллельных процессов и потоков данных, но и структуру вычислительной си-

стемы в поле логических ячеек ПЛИС. Наиболее характерной отличительной особенностью создаваемого комплекса программного обеспечения РВС-7 является поддержка проблемно-ориентированных софт-архитектур, позволяющих создавать и программировать макрообъекты, представляющие собой совокупность вычислительных устройств, выполняющих определенную группу команд и соединенных между собой коммутационной системой. Это обеспечивает при тех же принципах программирования возможность простой адаптации программных компонентов средств разработки для РВС при переходе на новые топологии ПВМ без внесения существенных изменений в код программных компонентов комплекса, а также позволяет сократить время решения прикладных задач.

Для поддержки проблемно-ориентированных софт-архитектур разрабатывается комплекс программного обеспечения (КПО) РВС-7, включающий новые программы-синтезаторы параллельно-конвейерных вычислительных структур из макрообъектов и обеспечивающий поддержку вводимых расширений всеми средствами разработки прикладных программ на всех необходимых для этого уровнях.

Структура разрабатываемого комплекса программного обеспечения РВС-7 представлена рис.4.




Рис. 4. Структура КПО РВС-7

КПО РВС-7 будет обеспечивать:

- рациональную реализацию прикладных задач различных областей на произвольном количестве взаимосвязанных кристаллов ПЛИС в составе вычислительных блоков ВБР-7 и вычислительных модулей (ВМ) 24V7-750 для любых допустимых конфигураций РВС-7;
- разработку прикладных масштабируемых программ на языке высокого уровня с вызовом библиотечных функций, которые будут настраивать архитектуру системы и реализовывать необходимые вычислительные структуры на множестве ПЛИС;
- тестирование и контроль эксплуатационных параметров составных частей РВС-7;
- управление и администрирование оборудования, в том числе удаленное, включение, выключение, остановку и запуск как отдельных ВМ, так и стоек РВС-7.

Языковые средства программирования прикладных задач должны содержать:

- транслятор языка ассемблера для программирования на уровнях унифицированного макрообъекта и структурно- и процедурно-программируемого макрообъекта;
- транслятор языка программирования РВС высокого уровня с неявным описанием параллелизма для трансляции в логические ячейки ПЛИС и связи между ними;

- среду разработки прикладных программ, поддерживающую языки ассемблера и высокого уровня для РВС;
- среду синтеза масштабируемых параллельно-конвейерных процедур для трансляции структурной составляющей с языка высокого уровня в конфигурацию ПЛИС;
- библиотеку функционально-законченных структурно-реализованных аппаратных устройств (IP-ядер) для различных предметных областей и интерфейсов для согласования скорости обработки информации и связи в единую вычислительную структуру;
- библиотеку программных функций доступа к аппаратным ресурсам базовых модулей РВС для программирования на уровне использования функционально законченных фрагментов задачи.

Разрабатываемый комплекс программного обеспечения позволит создавать эффективные прикладные программы для РВС при решении задач различных предметных областей, обеспечивая удобство программирования и сокращая время разработки прикладного решения.

4. Заключение

Проведенные исследования производительности созданных аппаратных средств РВС-7 – ВМ 24V7-750 при решении прикладных задач многоканальной цифровой фильтрации показывают, что реальная производительность ВМ 24V7-750 составляет 25 Топ/с, что позволяет достичь реальной производительности в $0,6 \cdot 10^{15}$ оп/с при решении прикладных задач на РВС-7.

Таким образом, конструктивные решения, положенные в основу создаваемой РВС-7, позволяют сосредоточить в пределах одной вычислительной стойки высотой 47U мощный вычислительный ресурс на основе ПЛИС, обеспечивает удельную производительность РВС-7 на уровне лучших мировых показателей для суперЭВМ с кластерной архитектурой. Поскольку РВС по сравнению с кластерными ЭВМ обладают до 10 раз превосходящей удельной производительностью на широком классе задач, можно сделать вывод о том, что РВС-7 может являться основой для создания высокопроизводительных вычислительных комплексов нового поколения, обеспечивающих высокую эффективность вычислений и близкий к линейному рост производительности при наращивании вычислительного ресурса.

Литература

1. Каляев А.В., Левин И.И. Модульно-наращиваемые многопроцессорные системы со структурно-процедурной организацией вычислений. М.: Янус-К, 2003. 380 с.
2. Каляев И.А., Левин И.И., Семерников Е.А., Шмойлов В.И. Реконфигурируемые мультиконвейерные вычислительные структуры /Изд. 2-е, перераб. и доп. / Под общ. ред. И.А. Каляева. Ростов-на-Дону: Изд-во ЮНЦ РАН, 2009. 344 с.
3. Каляев И.А., Левин И.И. Семейство реконфигурируемых вычислительных системы с высокой реальной производительностью // Труды международной научной конференции «Параллельные вычислительные технологии» (ПАВТ'2009). Нижний Новгород: электронное издание НГУ имени Н.И. Лобачевского, 2009. С.186-196.
4. Дордопуло А.И., Каляев И.А., Левин И.И., Семерников Е.А. Высокопроизводительные реконфигурируемые вычислительные системы нового поколения // Труды Международной суперкомпьютерной конференции с элементами научной школы для молодежи «Научный сервис в сети Интернет: эксафлопсное будущее». М.: Изд-во МГУ, 2011. С. 42-49.
5. Каляев И.А., Левин И.И., Семерников Е.А., Дордопуло А.И. Реконфигурируемые вычислительные системы на основе ПЛИС семейства Virtex-6 // Сборник трудов Международной научной конференции «Параллельные вычислительные технологии 2011» (ПАВТ 2011). Челябинск-М.: Издательский центр ЮУрГУ [Электронный ресурс], 2011. С. 203–210.